先進封裝 / 製程

在過去，半導體基板都是用矽半導體，但是如果要製造應付高頻及高功率的晶片，利用碳化矽（SiC）基板就有其必要。因此，能夠應對高壓、高溫以及高頻的優異特性成為新的半導體應用發展焦點。 基板內部結構技術 碳化矽（SiC）基板的內部結構必須非常正確，不能有瑕疵，請看圖1。 圖1(a)是一張正常碳化矽（SiC）晶體的示意圖，圖1(b)顯示碳化矽（SiC）晶體有缺陷。如果我們不能確保碳化矽（SiC）基板的品質，就無法製造出優良的碳化矽（SiC）晶片。因此，檢驗碳化矽（SiC）晶體內部結構的技術也變得非常重要。 目前關鍵的晶體缺陷只能以破壞性的KOH蝕刻方式進行抽樣檢測，...

鍺是一種半導體材質，電性質介於一般金屬和絕緣體之間，可用於製造電晶體和各種電子裝置，因此鍺的特性可應用於半導體、核物理探測、光纖通訊、紅外光學、軍用夜視鏡、太陽能電池、化學催化劑、生物醫學等終端應用。鍺也是重要的半導體材料，目前已經被用在半導體先進製程環繞式閘極(Gate all around: GAA)的製作中，以矽鍺磊晶的方式製成環繞式閘極電晶體。本文關注鍺在這方面相關應用及其環保回收綠色技術的國際間重要專利，啟發國內業者面對出口管制的因應措施，除了友岸外交、建立結盟網絡之外，強化綠色循環回收技藝不失為一個解決之道，同時從3奈米邁向2奈米先進半導體製造技術中，鍺在其中亦扮演關鍵角色。 ...

隨著人們在封裝技術上對異質整合 (Heterogeneous Integration，HI) 的需求與日俱增，有專家認為需要以簡單且一致的方式描述封裝架構及其互連功能，也就是說標準化。由IEEE電子封裝學會 (EPS) 發佈的《異質整合藍圖》(Heterogeneous Integration Roadmap，HIR)共有23章，除了第一章概觀外，其餘22章分別就不同的技術及應用，深入介紹異質整合封裝不同領域的進程，各章節會不定時更新。 今年4月HIR更新了第22章《2D、3D封裝架構之互連技術》，此一章節有兩個主要目標：(1) 定義和擴展封裝架構的標準化術語，涵蓋並明確劃分 2D 和 3D1...

台積電在2024年的北美技術研討會上發表了最新的A16製程技術，預計將於2026年下半年量產。A16製程採用了先進的背面電源佈線（Backside Power Delivery）技術，也就是他們所謂的超級電源軌（Super Power Rail），希望藉此提升晶片的性能表現，同時降低功耗。台積電表示，這是為了更靈活地滿足客戶對於先進製程的需求，特別是在人工智慧（AI）快速發展的現在。 台積電A16製程節點是其首個整合納米片電晶體（nanosheet）以及背面供電技術Super Power Rail的節點，特別適合高性能計算（HPC）及人工智慧（AI）應用，可以認為是台積電N2P製程的...

半導體製程的不斷演進，是推動科技進步和產業發展的重要引擎。多年來，在摩爾定律的指引下，半導體產業不斷創新，推動晶片性能的持續提升。然而，隨著製程節點的微縮，半導體產業也面臨著前所未有的挑戰。物理極限的逼近，使得傳統的微縮方式難以為繼，晶片設計和製造的門檻也越來越高。 在這個關鍵的時刻，國際知名的微電子研究中心IMEC和曝光設備巨頭ASML帶來了令人鼓舞的消息。他們分別在最新的技術路線圖和曝光機研發計劃中，展示了突破當前瓶頸、延續摩爾定律的可行之路。這些創新方案涵蓋了從電晶體結構到曝光製程技術的各個方面，為半導體產業指明了前進的方向。 近年來，隨著科技的快速發展和終端應用的不斷擴...

近年來，隨著全球半導體產業快速發展，各大晶圓代工廠紛紛積極布局，希望在這塊版圖上取得更多的份額。英特爾正致力於轉型發展代工業務，而聯電長期以來專注於成熟製程，都渴望能在先進製程上有所突破。雙方日前宣布，將在12奈米FinFET製程技術上展開合作，希望能發揮各自優勢，擴大產能與市場佔有率。 英特爾希望透過提供代工服務，在全球半導體供應鏈中擴大其角色與影響力。然而，英特爾目前在晶圓代工領域的發展方向仍以先進製程技術為主，像是10奈米以下的製程節點。 相較之下，聯電多年來專注於提供穩定可靠的成熟製程代工服務，例如28奈米、22奈米等技術節點。聯電一直有意願跨足更先進的FinFET製程...

長久以來，三星在晶圓代工領域一直追趕著台積電的腳步，但因為許多內部的因素，比如說對客戶虛報製程參數、造假等狀況，與台積電之間的距離越拉越遠。三星雖不想放棄，但技術上的落後很難追趕上，而在英特爾也以IDM2.0的代號宣示重新進入晶圓代工領域的野心後，三星一直以來想要挑戰台積電的願望還沒實現，現在又開始面臨老二地位保衛戰，對三星而言壓力相當大。 曾經一度在製程進展超越台積電的三星晶圓代工，在內部接連出現各種矛盾與狀況，包括造假、欺騙客戶等問題，失去客戶信任之後，與台積電的距離也越拉越大，如今，三星也只能不斷放大在晶圓代工事業的投資，期望能夠再次實現多年前那場超越台積電的奇蹟。 不過...

北美智權報於異質整合系列-1：藍圖及應用概觀 一文中，已詳細介紹過異質整合技術的興起及願景，文中曾指出異質整合可以說是半導體未來的關鍵技術方向，雖然現在許多大廠 (如AMD、Intel、Samsung、華為)的處理器已應用了異質整合的系統級封裝技術，但還是有許多領域待摸索及發展的。本文藉由《 【35th MIC FORUM Fall】 賦能 》研討會，進一步探討異質整合封裝技術的發展現況及未來趨勢。 資策會產業情報研究所資深產業分析師鄭凱安於《 【35th MIC FORUM Fall】 賦能 》研討會中，發表了以「異質整合封裝技術與應用發展趨勢」為題的研究報告，首先從宏觀角度檢視整...

集微諮詢（JW insights）認為： ▲ 扇出型封裝 (Fan-out Panel Level Packaging, FOPLP) 因為能夠提供具有更高I/O密度的更大晶片，大幅減少系統的尺寸，正成為應對異構整合挑戰的不二之選； ▲ 當FOPLP技術進一步成熟，有越來越多類型的廠商參與進來的時候，扇出型封裝可能會迎來全面的爆發。 由於摩爾定律在7nm以下已經難以維持以前的速度，後端封裝技術對於滿足對低延遲、更高頻寬和具有成本效益的半導體晶片的需求變得越來越重要。而扇出型封裝因為能夠提供具有更高I/O密度的更大晶片，大幅減少系統的尺寸，正成為應對異構整合挑戰的不二之選。 ...

儘管封裝業算是大陸半導體業的「最強項」，但伴隨著先進封裝的演進，以及各方勢力紛紛拍馬趕到，先進封裝江湖「風雲再起」。 據Yole Developpement的數據顯示，2018年到2024年，先進封裝市場的複合年成長率為8.2%，預估在2025年先進封裝將佔據整個市場的半壁江山。細究其驅動力，正是由於先進封裝可提高封裝效率，降低封裝成本，提供更好的封裝性價比，正以不可阻擋之勢成未來封測行業的主流。相應地，圍繞先進封裝的「搶位賽」亦愈演愈烈。 進階 追溯起來，半導體封裝技術的發展可分為四個階段，從最初的DIP到PGA，再到BGA、CSP，再進階到如今先進封裝風行，包括倒裝晶片（FC...