先進封裝 / 製程

北美智權報於異質整合系列-1：藍圖及應用概觀 一文中，已詳細介紹過異質整合技術的興起及願景，文中曾指出異質整合可以說是半導體未來的關鍵技術方向，雖然現在許多大廠 (如AMD、Intel、Samsung、華為)的處理器已應用了異質整合的系統級封裝技術，但還是有許多領域待摸索及發展的。本文藉由《 【35th MIC FORUM Fall】 賦能 》研討會，進一步探討異質整合封裝技術的發展現況及未來趨勢。 資策會產業情報研究所資深產業分析師鄭凱安於《 【35th MIC FORUM Fall】 賦能 》研討會中，發表了以「異質整合封裝技術與應用發展趨勢」為題的研究報告，首先從宏觀角度檢視整...

隨著人們在封裝技術上對異質整合 (Heterogeneous Integration，HI) 的需求與日俱增，有專家認為需要以簡單且一致的方式描述封裝架構及其互連功能，也就是說標準化。由IEEE電子封裝學會 (EPS) 發佈的《異質整合藍圖》(Heterogeneous Integration Roadmap，HIR)共有23章，除了第一章概觀外，其餘22章分別就不同的技術及應用，深入介紹異質整合封裝不同領域的進程，各章節會不定時更新。 今年4月HIR更新了第22章《2D、3D封裝架構之互連技術》，此一章節有兩個主要目標：(1) 定義和擴展封裝架構的標準化術語，涵蓋並明確劃分 2D 和 3D1...

集微諮詢（JW insights）認為： ▲ 扇出型封裝 (Fan-out Panel Level Packaging, FOPLP) 因為能夠提供具有更高I/O密度的更大晶片，大幅減少系統的尺寸，正成為應對異構整合挑戰的不二之選； ▲ 當FOPLP技術進一步成熟，有越來越多類型的廠商參與進來的時候，扇出型封裝可能會迎來全面的爆發。 由於摩爾定律在7nm以下已經難以維持以前的速度，後端封裝技術對於滿足對低延遲、更高頻寬和具有成本效益的半導體晶片的需求變得越來越重要。而扇出型封裝因為能夠提供具有更高I/O密度的更大晶片，大幅減少系統的尺寸，正成為應對異構整合挑戰的不二之選。 ...

北美智權報 / 編輯組 國家科學及技術委員會（國科會）於8月6日發布最新成果，在國科會「Å世代前瞻半導體專案計畫」及「晶創臺灣 — 次世代半導體材料與元件整合關鍵技術」計畫支持下，陽明交通大學電子物理系 / 中研院應用科學研究中心教授張文豪團隊，攜手台積電博士Iuliana Radu團隊及陽明交通大學半導體工程學系教授李宗恩，針對二維半導體長期以來面臨的「介面問題」提出解決方案，成功開發出高效能的單層二硫化鉬（MoS2）頂閘極電晶體，這項突破性成果更登上國際頂尖期刊《Nature Electronics》。 隨手機、電腦及人工智慧（AI）裝置對運算速度與省電需求劇增，傳統矽半導...

半導體製程的不斷演進，是推動科技進步和產業發展的重要引擎。多年來，在摩爾定律的指引下，半導體產業不斷創新，推動晶片性能的持續提升。然而，隨著製程節點的微縮，半導體產業也面臨著前所未有的挑戰。物理極限的逼近，使得傳統的微縮方式難以為繼，晶片設計和製造的門檻也越來越高。 在這個關鍵的時刻，國際知名的微電子研究中心IMEC和曝光設備巨頭ASML帶來了令人鼓舞的消息。他們分別在最新的技術路線圖和曝光機研發計劃中，展示了突破當前瓶頸、延續摩爾定律的可行之路。這些創新方案涵蓋了從電晶體結構到曝光製程技術的各個方面，為半導體產業指明了前進的方向。 近年來，隨著科技的快速發展和終端應用的不斷擴...

長久以來，三星在晶圓代工領域一直追趕著台積電的腳步，但因為許多內部的因素，比如說對客戶虛報製程參數、造假等狀況，與台積電之間的距離越拉越遠。三星雖不想放棄，但技術上的落後很難追趕上，而在英特爾也以IDM2.0的代號宣示重新進入晶圓代工領域的野心後，三星一直以來想要挑戰台積電的願望還沒實現，現在又開始面臨老二地位保衛戰，對三星而言壓力相當大。 曾經一度在製程進展超越台積電的三星晶圓代工，在內部接連出現各種矛盾與狀況，包括造假、欺騙客戶等問題，失去客戶信任之後，與台積電的距離也越拉越大，如今，三星也只能不斷放大在晶圓代工事業的投資，期望能夠再次實現多年前那場超越台積電的奇蹟。 不過...

新加坡微電子研究院（IME）異質整合部門主管Vempati Srinivasa Rao 於「2025異質整合藍圖第8屆年會」壓軸演出，發表了  "Bridging Technologies in AI: From Chip Design to Advanced Packaging and System Integration" 報告 。《報告 》 指出，未來要實現Zettascale等級的AI與HPC處理效能，一個封裝構件中可能需要容納超過一兆個晶體管。這意味著傳統單晶片設計必須讓位給由多顆小晶粒（chiplets）所組成的大規模系統級封裝，而晶粒之間的互連方式，將直接影響系統的頻寬、延遲、功耗與可靠性。

在人工智慧應用以迅雷不及掩耳的速度席捲全球之際，其帶來的挑戰也不容小覷。在眾人都關注AI軟體發展 (像機器學習ML技術) 的時候，硬體的難處也不容忽視。AI時代的硬體焦慮是：軟體一直在進步，硬體能跟上嗎？ 傳統的摩爾定律（每兩年晶體管數量倍增）已逐漸放緩，單晶片的製程極限與成本已近天花板。因此，下一代AI硬體的發展，必須另闢蹊徑。AI的創新，不能只靠演算法與模型，硬體創新必須跟上，甚至領先。Swaminathan教授表示，當摩爾定律已不再是黃金定律時，異質整合正帶領我們走向摩爾的下一站。

鍺是一種半導體材質，電性質介於一般金屬和絕緣體之間，可用於製造電晶體和各種電子裝置，因此鍺的特性可應用於半導體、核物理探測、光纖通訊、紅外光學、軍用夜視鏡、太陽能電池、化學催化劑、生物醫學等終端應用。鍺也是重要的半導體材料，目前已經被用在半導體先進製程環繞式閘極(Gate all around: GAA)的製作中，以矽鍺磊晶的方式製成環繞式閘極電晶體。本文關注鍺在這方面相關應用及其環保回收綠色技術的國際間重要專利，啟發國內業者面對出口管制的因應措施，除了友岸外交、建立結盟網絡之外，強化綠色循環回收技藝不失為一個解決之道，同時從3奈米邁向2奈米先進半導體製造技術中，鍺在其中亦扮演關鍵角色。 ...

隨科技快速發展，晶片設計技術正面臨前所未有的挑戰。國家科學及技術委員會於5月13日召開記者會宣布，在國科會「關鍵新興晶片設計研發計畫」支持下，由國立清華大學電機工程學系副教授彭朋瑞、謝秉璇，以及電子工程研究所副教授劉怡君及國研院台灣半導體研究中心博士林銘偉所共同組成的研究團隊，成功開發「四階脈衝振幅調變（Pulse Amplitude Modulation, PAM-4）傳收機」。