李淑莲╱北美智权报 编辑部
随着人工智能（AI）与高效能运算（HPC）应用的快速演进，AI 运算正由兆级参数模型训练持续扩展至推论时运算、代理型 AI（Agentic AI）、混合专家模型（MoE）以及大规模 AI 采用。面对工作负载高度复杂化，传统单一芯片（SoC）微缩制程已面临物理极限与高昂成本挑战。在资策会产业情报研究所（MIC）主办的「2026跃进 AI Leap 研讨会」中，资深产业分析师李依珊发表「AI应用需求下的高阶芯片封装发展趋势」专题演讲，深入解析高阶芯片如何透过先进封装与小芯片（Chiplet）技术突破算力瓶颈，以及台湾半导体产业供应链的关键机会。
关键趋势一：AI 工作负载剧增，小芯片（Chiplet）架构跃居主流
李依珊分析，AI 应用的延伸同步推升了运算核心算力、内存容量与带宽，以及芯片间的数据传输需求。若仅依赖单一大型晶粒（Die），容易因面积过大导致制造缺陷、良率下降并拉高成本。
相较之下，小芯片（Chiplet）架构将芯片功能拆分，让运算、内存、I/O 等不同单元依需求配置最适合的制程。例如：
- 运算核心采用最先进节点以追求极致算力。
- 成熟或特殊单元（如 I/O、RF、SerDes）则采用具成本效益的制程。
这种模块化设计不仅能提升良率、控制成本，更保留了客制化弹性。国际大厂如 AMD（Ryzen 7 3D Cache、Instinct M1350 系列）、NVIDIA（B200）、Graphcore 及 Apple（M3 Ultra）等，皆已广泛运用横向与垂直整合的小芯片架构。
关键趋势二：从2.5D横向扩充到3D垂直堆栈，打造超大型系统整合平台
为实现小芯片间的高速数据交换，封装技术已由传统打线与覆晶，迈向高密度的 2.5D 与3D异质整合，各种封装技术主要特点如下：
2.5D 封装（横向整合）
透过全硅中介层（如台积电 CoWoS-S）、局部硅桥（如 Intel EMIB、台积电 CoWoS-L）或扇出型重布线层（RDL，如日月光 FOCOS-B）等架构，将运算晶粒与高带宽内存（HBM）并排整合。因应 AI GPU 整合更多运算晶粒与 HBM 的需求（如由 8 个 HBM3 扩展至 12/24 个 HBM4/HBM5），单一封装面积显著扩大，未来更将推升至晶元级系统（System-on-Wafer, SoW）平台。
3D 封装（垂直堆栈）
运用硅穿孔（TSV）与微凸块（Microbump）将逻辑芯片或 HBM 的 DRAM 晶粒上下堆栈，大幅缩短传输距离。当接点距离微缩至 10 微米以下时，无凸块的混合键合（Hybrid Bonding）技术成为关键，可显著提升互连密度与传输能效。
2.5D + 3D 复合整合
如 AMD Instinct M1350 系列，即结合 3D 垂直堆栈运算核心（XCD）与 I/O Die，再透过 2.5D 横向扩充连结 HBM，极致化传输效能与内存容量。
关键趋势三：新一代载板与光电整合（CPO）技术崛起
随着封装尺寸与传输带宽需求暴增，业界正积极寻求新材料与技术瓶颈的突破：
- 面板级封装（PLP）： 采用大尺寸矩形玻璃载具（如 $510mm \times 515mm$ 以上），提高大面积封装的材料利用率与产能，降低成本。
- 玻璃核心载板（Glass Core Substrate, GCS）： 具备高刚性、低翘曲与平坦度极佳等特性，能支持 2 微米级（L/S）极细线路与玻璃通孔（TGV）技术，成为大尺寸高密度封装的潜力方案。
- 共封装光学（CPO）与光互连： 当电讯号在高带宽、长距离传输面临高损耗与高功耗瓶颈时，将光学引擎（Optical Engine）透过先进封装直接与运算/交换芯片整合（如台积电 COUPE 技术或 Lightmatter M1000 架构），实现「光进铜退」，大幅优化传输带宽与能效。
关键趋势四：设计思维转变，跨域共同设计与UCIe标准崛起
先进封装密度的提升，使热管理、电源完整性、讯号完整性、应力翘曲及测试难度大幅增加。传统「系统需求=>芯片设计=>封装设计=>组装验证」的依序流程，极易在后段暴露严重问题。
现今产业已走向跨域共同设计（System-Technology Co-Optimization, STCO），于设计早期即同步分析芯片/封装布局、供电、热应力与可测试性，降低迭代成本。同时，透过通用小芯片互连接口（UCIe）标准的演进（从 1.0 的 2D/2.5D 跨至 2.0/3.0 的 3D 堆栈与 64 GT/s 高带宽），让来自不同供货商与制程的小芯片得以无缝互通。
产业布局与台湾供应链的新契机
李依珊指出，高阶 AI 芯片业者（NVIDIA、AMD）及云端 CSP 大厂自研 AI 芯片（AWS Trainium3、Google Ironwood TPU、Microsoft Maia 200、Meta MTIA 400）均将先进封装与客制化整合列为产品世代升级的核心。
先进封装已成为跨领域的系统工程，单一业者无法单打独斗。台厂在此浪潮中具备强大的整体战力：
- 晶元代工与生态系龙头（台积电）： 打造 3DFabric 整合平台（含 CoWoS、SoIC、SoW 及 COUPE 光电整合），并成立 3DFabric 联盟，串联 EDA、IP、内存、测试、载板及封测伙伴共同开发。
- 封测巨头（日月光）： 推出的 VIPack 平台，涵盖 Fan-Out、2.5D/3D、SiP 与 CPO 技术，为客户提供弹性化与客制化的量产服务。
- 硅光子产业联盟（SiPhIA）： 由 SEMI 发起、台积电与日月光共同倡议，串联联发科、鸿海、广达、旺硅等台厂，推动系统、先进封装测试与设备规范自动化，全面抢攻光互连商机。
结论
资策会 MIC 总结，高阶芯片的效能提升已从单一芯片微缩，正式转变为多芯片系统整合。2.5D 封装与 3D 堆栈不仅将持续向接点微缩、大面积化及光电整合演进，更牵动了晶圆制造、内存、载板、材料与测试等全产业链的协同升级。台湾半导体产业链透过技术平台与跨域联盟的紧密结合，将能在全球高阶芯片与 AI 应用市场中持续扮演不可或缺的核心角色。
参考数据：
- 资策会产业情报研究所(MIC) 资深产业分析师李依珊《AI应用需求下的高阶芯片封装发展趋势》简报数据；2026/09/09
