先進封裝 / 製程

北美智權報於異質整合系列-1：藍圖及應用概觀 一文中，已詳細介紹過異質整合技術的興起及願景，文中曾指出異質整合可以說是半導體未來的關鍵技術方向，雖然現在許多大廠 (如AMD、Intel、Samsung、華為)的處理器已應用了異質整合的系統級封裝技術，但還是有許多領域待摸索及發展的。本文藉由《 【35th MIC FORUM Fall】 賦能 》研討會，進一步探討異質整合封裝技術的發展現況及未來趨勢。 資策會產業情報研究所資深產業分析師鄭凱安於《 【35th MIC FORUM Fall】 賦能 》研討會中，發表了以「異質整合封裝技術與應用發展趨勢」為題的研究報告，首先從宏觀角度檢視整...

隨著人們在封裝技術上對異質整合 (Heterogeneous Integration，HI) 的需求與日俱增，有專家認為需要以簡單且一致的方式描述封裝架構及其互連功能，也就是說標準化。由IEEE電子封裝學會 (EPS) 發佈的《異質整合藍圖》(Heterogeneous Integration Roadmap，HIR)共有23章，除了第一章概觀外，其餘22章分別就不同的技術及應用，深入介紹異質整合封裝不同領域的進程，各章節會不定時更新。 今年4月HIR更新了第22章《2D、3D封裝架構之互連技術》，此一章節有兩個主要目標：(1) 定義和擴展封裝架構的標準化術語，涵蓋並明確劃分 2D 和 3D1...

盧頎╱北美智權報　編輯部 面對生成式AI（Gen AI）推動的全球科技變革，行政院以「AI新十大建設」作為國家級重要工程 — 繼位於台南南部科學園區的「國網雲端算力中心」（國網算力中心）於12月12日起正式啟用；爾後，國科會於12月19日在新竹舉行「台灣矽光子CPO-AI生態鏈座談會」 — 現場聚集國內矽光子、共封裝光學（Co-Packaged Optics, CPO）、半導體製造、先進封裝、光電、網通與伺服器系統等領域的領導廠商及頂尖學研團隊，共商下一代AI運算架構未來發展方向。 賴清德：人工智慧圈是最終目標　三大關鍵技術：矽光子、量子運算及機器人 總統賴清德親臨座談會現場，展現政府對...

鍺是一種半導體材質，電性質介於一般金屬和絕緣體之間，可用於製造電晶體和各種電子裝置，因此鍺的特性可應用於半導體、核物理探測、光纖通訊、紅外光學、軍用夜視鏡、太陽能電池、化學催化劑、生物醫學等終端應用。鍺也是重要的半導體材料，目前已經被用在半導體先進製程環繞式閘極(Gate all around: GAA)的製作中，以矽鍺磊晶的方式製成環繞式閘極電晶體。本文關注鍺在這方面相關應用及其環保回收綠色技術的國際間重要專利，啟發國內業者面對出口管制的因應措施，除了友岸外交、建立結盟網絡之外，強化綠色循環回收技藝不失為一個解決之道，同時從3奈米邁向2奈米先進半導體製造技術中，鍺在其中亦扮演關鍵角色。 ...

在人工智慧應用以迅雷不及掩耳的速度席捲全球之際，其帶來的挑戰也不容小覷。在眾人都關注AI軟體發展 (像機器學習ML技術) 的時候，硬體的難處也不容忽視。AI時代的硬體焦慮是：軟體一直在進步，硬體能跟上嗎？ 傳統的摩爾定律（每兩年晶體管數量倍增）已逐漸放緩，單晶片的製程極限與成本已近天花板。因此，下一代AI硬體的發展，必須另闢蹊徑。AI的創新，不能只靠演算法與模型，硬體創新必須跟上，甚至領先。Swaminathan教授表示，當摩爾定律已不再是黃金定律時，異質整合正帶領我們走向摩爾的下一站。

新加坡微電子研究院（IME）異質整合部門主管Vempati Srinivasa Rao 於「2025異質整合藍圖第8屆年會」壓軸演出，發表了  "Bridging Technologies in AI: From Chip Design to Advanced Packaging and System Integration" 報告 。《報告 》 指出，未來要實現Zettascale等級的AI與HPC處理效能，一個封裝構件中可能需要容納超過一兆個晶體管。這意味著傳統單晶片設計必須讓位給由多顆小晶粒（chiplets）所組成的大規模系統級封裝，而晶粒之間的互連方式，將直接影響系統的頻寬、延遲、功耗與可靠性。

國家科學及技術委員會（國科會）公告2026年度科技發展計畫，將編列科技預算1,800億元，整合跨部會落實推展「五大信賴產業」及「國家希望工程」，並建構晶片台灣隊「Chips Team Taiwan」，落實台灣成為人工智慧之島。 國科會1月14日召開第13次委員會議，由國科會提報「2026年度政府科技發展重點規劃」，說明國家整體科技布局及科技預算籌編規劃；國科會並提報「科學園區發展與均衡台灣」，規劃科學園區未來發展須兼顧產業發展及地方共榮，透過中央與地方攜手合作，帶動園區周邊整體蓬勃發展；另由環境部提報「利用新興科技監測與治理空氣品質」，秉持「用數據說話，讓智慧行動」精神，運用衛星資料及AI技...

隨著AI與高效能運算（HPC）的快速發展，半導體業界面臨前所未有的挑戰與轉機。過去依賴傳統摩爾定律推進的晶片效能增長，逐步逼近物理與經濟極限。如何在有限的面積內實現更高密度的電晶體、更快的訊號傳輸，以及更有效的能量管理？答案正逐漸聚焦於「先進封裝（Advanced Packaging）」技術。面對全球對高效能AI晶片的需求持續升溫，先進封裝在AI晶片製造中扮演關鍵角色。

台積電在2024年的北美技術研討會上發表了最新的A16製程技術，預計將於2026年下半年量產。A16製程採用了先進的背面電源佈線（Backside Power Delivery）技術，也就是他們所謂的超級電源軌（Super Power Rail），希望藉此提升晶片的性能表現，同時降低功耗。台積電表示，這是為了更靈活地滿足客戶對於先進製程的需求，特別是在人工智慧（AI）快速發展的現在。 台積電A16製程節點是其首個整合納米片電晶體（nanosheet）以及背面供電技術Super Power Rail的節點，特別適合高性能計算（HPC）及人工智慧（AI）應用，可以認為是台積電N2P製程的...

隨著行動通訊需求不斷提升，終端設備輕薄短小的需求也是與日俱增。在摩爾定律（Moore's law）已漸漸不適用於國際半導體技術發展路線圖預測的今天，要為半導體產業帶來突破性的發展，單靠將製程技術推向更細微化，從而再縮小裸晶尺寸的方式已顯然不足。除此之外，封裝技術的變革也是半導體技術發展的關鍵因素。 談到晶片尺寸微小化，大部分人都會著眼於製程技術，其實製程進步是有其極限的，不可能無止境的纏鬥下去；另一方面，晶片除了講究裸晶尺寸外，在電路板上的占位面積也很重要，這時候，封裝技術就是決勝關鍵。 大者恆大，小廠面臨被併購危機 在半導體製程技術上，不管是良率還是產能，台積電（TSMC）的5...