隨著人工智慧與高效能運算（HPC）的持續發展，半導體產業正面臨一場結構性的轉折。摩爾定律推動晶片效能不斷提升的黃金年代，逐漸觸及物理與經濟的極限。如何在有限的晶片面積內塞進更多電晶體、縮短訊號傳輸路徑，並有效解決能耗問題，成為業界迫切要回答的難題。在這樣的背景下，「先進封裝（Advanced Packaging）」正逐步浮現為核心解方，並在AI晶片製造中扮演舉足輕重的角色。
資策會產業情報研究所（MIC）日前舉辦第38屆MIC FORUM Fall研討會，在「前瞻科技發展趨勢」專場中，MIC產業顧問鄭凱安以「剖析先進封裝技術發展與國際大廠關鍵佈局」為題，深入解析封裝技術的演進、最新進展與產業應用。他指出，先進封裝的價值早已不再只是晶片的保護與電性連接，而是透過系統整合，推動整體效能突破現有限制。
從保護晶片到系統整合：封裝的世代轉變
封裝的最初目的是保護脆弱的晶片並進行電性連接，早期的導線架與打線技術雖能滿足需求，但隨著IC設計日益複雜、I/O密度不斷攀升，傳統封裝逐漸顯得力不從心。為了應對挑戰，產業先是轉向覆晶封裝（Flip-Chip），而後發展至2.5D與3D堆疊世代，讓晶片之間能以垂直方式緊密結合，進而達成效能大幅躍升。
在這個過程中，多項關鍵技術相繼問世。重布線層（RDL）使晶片能重新配置I/O接點，矽中介層（Interposer）則成為高速訊號橋梁，讓GPU與高頻寬記憶體（HBM）的連結不再受限。Intel更提出嵌入式多晶片互連橋接（EMIB），在成本與效能之間找到平衡。而真正推動3D封裝成熟的，是矽穿孔（TSV）技術，讓訊號得以穿越晶片直達上下層，大幅縮短距離並提升速度。
近年來，微凸塊與Hybrid Bonding的出現更將封裝推向新境界。傳統幾十甚至上百微米的凸塊逐步縮減至10微米以下，而Hybrid Bonding直接以銅對銅的方式實現近乎「無縫」的晶片接合，不僅導電效率更高，也讓晶片堆疊的密度達到前所未有的水準。
製程與封裝的垂直整合
鄭凱安指出，晶片效能的提升已不再單純依靠製程微縮，而是必須結合封裝技術的創新。例如，最新的GAA電晶體若要進一步推進堆疊設計，必須仰賴奈米級精度的封裝整合。而背面供電（Backside Power Delivery）的新架構，則將供電路徑移至晶片背面，為訊號層釋放更多空間，並降低IR Drop，提高電壓穩定性，成為新世代封裝的重要方向。
實際應用案例：先進封裝如何驅動AI與HPC
資策會MIC表示，台灣在先進封裝位居全球領先地位，主要晶圓廠或封測廠均積極投入技術發展。鄭凱安指出，不同於先進製程，先進封裝更強調跨領域、多元化的整合，因而吸引更多不同產業的業者參與，主要大廠紛紛推出技術平台、擴充產能，領導廠商也組建聯盟並透過聯盟的整合與標準化推動，促成跨領域技術與應用整合。展望2026年，有意投入先進封裝的台廠面對百家爭鳴的產業局勢，如何找到合適的切入定位將是關鍵課題。
在AI與HPC的強勁需求驅動下，先進封裝已進入實戰階段。AMD透過3D V-Cache技術，將額外的快取晶片直接堆疊於CPU核心之上，利用Hybrid Bonding與TSV實現快取容量倍增，顯著提升運算與遊戲效能。Cerebras則以獨特的大面積晶片設計見長，並將電源管理晶片直接堆疊於邏輯層上方，確保整片晶片的供電一致與穩定。
在GPU領域，NVIDIA的H100與多層HBM記憶體模組，透過CoWoS技術緊密結合，實現高頻寬與低延遲的資料交換。Sony則在感測器領域推進Hybrid Bonding，將感測層與處理層對準堆疊，大幅提升影像品質與讀取速度，為影像感測器帶來革命性變革。
光電整合與基板創新
除了電子訊號的封裝創新，光電整合也是下一個重要戰場。矽光子封裝讓光訊號直接在晶片中傳輸至光纖，突破傳統I/O頻寬瓶頸，成為資料中心的關鍵技術。業界甚至預期，未來光收發器將被嵌入伺服器內部，全面改寫資料傳輸架構。
另一方面，基板的材料革新亦不可忽視。隨著封裝面積與密度擴大，傳統矽中介層逐漸顯現成本與擴展性的瓶頸。玻璃基板因具備低熱膨脹係數與優良電性，被視為新一代大型封裝的候選材料，尤其適合應用於像CoWoS-L這類面積龐大的AI晶片封裝。然而，現階段玻璃基板仍存在製程線寬控制與高成本等挑戰。
封裝已成半導體創新的核心戰場
綜觀發展，封裝已從單純的「後段製程」升格為半導體創新的核心戰場。無論是Hybrid Bonding、TSV、背面供電，還是矽光子整合與玻璃基板，這些技術不僅重塑了晶片效能的邊界，也決定了AI與HPC產業的未來走向。
台灣在先進封裝領域已處於全球領先地位，擁有晶圓廠與封測廠的完整布局。鄭凱安提醒，這場全球性的封裝競賽才剛剛開始，未來幾年內，國際大廠將持續擴充產能並建立聯盟。對於台廠而言，如何在百家爭鳴的局勢下找到最佳切入點，將成為能否掌握AI時代話語權的關鍵。
