ムーアの法則の究極の解決策！「丸から四角」からガラス基板まで、異種統合先進パッケージングはどのようにチップの新たな戦局を巻き起こすのか？

李淑蓮 ╱ 北美智権ニュース編集部

ムーアの法則（Moore’s Law）が物理的スケールの微細化と経済的効率性の両面で二重の限界に直面する中、従来の単一チップ（モノリシック）設計パターンのみでは、演算性能の指数関数的な成長を支えることが難しくなっています。この文脈において、半導体産業の技術的主導力は前工程のプロセス微細化から、後工程の先進パッケージング（Advanced Packaging）および異種統合（Heterogeneous Integration）技術へと正式に移行しました。異種統合は、異なるプロセスノード、異なる材質（シリコン、ヒ化ガリウム、リン化インジウムなど）、および異なる機能を持つチップレット（Chiplets）を単一のパッケージ内に統合することで、システムレベルのイノベーション（System-Level Innovation）を実現し、半導体産業チェーンの価値構造を全面的に再定義しています。

異種統合先進パッケージングの核心技術の進化とプラットフォームの革新

2.5Dと3D垂直積層技術の技術的交差

異種統合の核心は、高密度、低遅延、かつ低消費電力のチップ間相互接続を構築することにあります。TSMC（台積電）、インテル（Intel）、サムスン（Samsung）の3大巨頭は、2.5Dおよび3D構造の研究開発において、高度に分化しつつも相互に交差するアーキテクチャへと進化させてきました。

3D垂直積層の領域において、TSMCのSoIC（System-on-Integrated-Chips）技術は、新世代の3D先進パッケージングを牽引し、単一チップにおけるトランジスタ密度、信号伝達効率、ならびに消費電力と放熱という3大物理ボトルネックを突破する唯一の解決策となっています。従来の2.5D水平配置技術では熱の蓄積や電力損失が発生し、レチクル（Reticle）面積の制限により無限の水平拡張ができないのに対し、3D垂直積層はチップ間の伝達距離を大幅に短縮できるため、極限の演算性能とエネルギー効率比を追求するAIサーバーにとって必然の選択となっています。

このトレンドに後押しされ、AMD（超微半導体）はいち早くMI300シリーズのサーバー向けチップに本技術を導入しました。NVIDIA（輝達）はRubin UltraおよびFeynman世代で全面的に追随する予定であり、Apple（アップル）も強力なエッジAI（Edge AI）需要を支えるために、自社のMシリーズチップにこの3D積層アーキテクチャを導入する計画を立てています。これにより、TSMCのSoIC月産能力は、2026年から2028年の間に、従来の1.6万枚から7.8万枚へと大幅に拡大する見込みです。

システムレベルの設計とエコシステムをまたぐ協調のボトルネックを解決するため、国際半導体製造装置材料協会（SEMI）はSEMICON Taiwan 2025において「SEMI 3DIC 先進パッケージング製造アライアンス（SEMI 3DICAMA）」を正式に発足させました。これは産業界の協力をつなぎ、サプライチェーンの強靭性を強化し、UCIe（Universal Chiplet Interconnect Express）やODSAなどの既存規格の導入を推進することで、3D積層技術のグローバルな商業化とアップグレードを加速させることを目的としています。

ハイブリッドボンディング（Hybrid Bonding）の商用化プロセスと物理的限界

3D積層のチップ間ピッチ（Pitch）が10マイクロメートル以下に縮小すると、従来のマイクロバンプ（Microbump）技術は寄生容量の大きさ、高い熱抵抗、共晶はんだ接合時の大きな応力といった制限に直面し、物理的限界に達します。これにより、ハイブリッドボンディング（Hybrid Bonding）技術が台頭しました。この技術は、銅対銅（Metal-to-Metal）および誘電体対誘電体（Dielectric-to-Dielectric）を直接バンプレス（Bumpless）で原子レベル接合することにより、極微細ピッチの相互接続を実現します。

商業生産の面では、ハイブリッドボンディングは現在、技術成熟度レベル9（TRL 9）に達しており、9マイクロメートルピッチでの大規模な商業量産が実現しています。例えば、AMDが採用する第2世代3D V-Cache技術は、Face-to-Backのハイブリッドボンディングを通じて、7ナノメートルのSRAMを5ナノメートルのロジックダイ上に直接積層し、従来のパッケージングの10倍に達する帯域幅密度の向上を実現しました。現在、世界の研究開発目標は2〜5マイクロメートル、さらにはサブミクロン級（Submicron、すなわち0.1〜1μmの間）の超微細ピッチに据えられています。しかし、この技術は加工精度、クリーン度、幾何学的平坦度において前工程のファウンドリ基準に準ずることを要求するため、前工程の製造能力を持つファウンドリ（TSMC、インテル、サムスン）が絶対的な優勢を占めており、従来の後工程OSAT（半導体組立・テスト受託）企業はクリーンルームの等級や高精密設備への投資障壁により、極めて高い技術の壁に直面しています。

ファンアウト型パネルレベルパッケージング（FOPLP）とガラス基板（GCS）の技術変革

AIチップの単一パッケージ面積が拡大し続ける中、従来のウエハレベルパッケージング（FOWLP）は12インチ円形ウエハの幾何学的形状による制約から、面積利用率が62%〜65%にとどまり、外周部の材料に多くの無駄が生じていました。この制約を解決するために登場したのが、ファンアウト型パネルレベルパッケージング（FOPLP）技術です。FOPLPは、円形ウエハの代わりに大サイズの矩形パネル（515 × 510ミリメートル以上など）を採用することで、材料利用率を90%〜95%へと大幅に向上させ、同じ設備投資の下で生産量を3.7倍に引き上げ、個別パッケージのコストを20%〜40%顕著に削減することができます。

FOPLPのコストおよび大面積統合における優位性は顕著であるものの、大サイズ有機パネルは製造プロセス中に極めて反り（Warpage）が発生しやすく、また有機材質の機械的・熱的性質が不安定であるため、再配線層（RDL）の微細な線幅/線間（Line/Space）の微細化を制限します。現在、従来のABF基板のI/Oピッチは通常130マイクロメートル以上ですが、高密度RDLプロセスでは線幅/線間を2マイクロメートル以下に圧縮することが要求され、これは封止材（EMC）の熱膨張係数（熱膨張率、CTE）の整合性に対して厳しい挑戦を突きつけています。

この物理的ボトルネックを解決するため、ガラスコア基板（Glass Core Substrate, GCS）技術が業界の究極のゲームチェンジャーとなりつつあります。ガラスは優れた電気信号伝達特性、低い誘電損失、高い機械的強度と熱的安定性を備えており、大面積・高密度のパネルパッケージングを支持し、高周波・高速かつ大電力の演算需要を満たすことができます。

TSMCは2028年以降の大型AIチップパッケージング需要を見据え、すでに次世代の「丸から四角へ」移行する先進パッケージング技術「CoPoS（Chip on Panel on Substrate）」の布石を進めています。CoPoSの第1世代は有機再配線層または巨大なシリコンインターポーザを採用する予定ですが、第2世代の決定打となる技術としてはガラス基板が全面的に導入されることが確定しています。ガラス基板およびFOPLPのサプライチェーンにおいて、日本のイビデン（Ibiden）と群創光電（Innolux）はTSMCと共同技術検証を進めています。群創光電は「二軌道転換（More than Panel）」を推進し、旧式のパネル生産ラインをFOPLP先進パッケージングおよび光通信技術プラットフォームへと改造し、TGV（ガラス貫通電極）技術への参入に成功しました。そのプロセスはイビデンの基底処理技術と噛み合い、TSMCのガラスコア基板の布石と高度に呼応しています。さらに、中国大陸のパネル大手である京東方（BOE）、華星光電、天馬もFOPLP生産ラインを積極的に計画しており、京東方と維信諾（Visionox）もガラスキャリア供給を核心とした先進パッケージング分野への参入機会を評価しています。

グローバル市場の需給格差、核心データと詳細アプリケーション

先進パッケージング市場全体の規模とハイエンド生産能力の需給不一致

グローバル先進パッケージング市場は、AI演算能力需要に牽引される「黄金周期」にあります。各機関の最新データによると、先進パッケージングの統計範囲の定義には違いがあるものの、ハイエンドの2.5D/3Dおよびパネルレベルパッケージングの超高速成長については合意が形成されています。表1は、グローバル先進パッケージングおよび細分化市場の規模と予測データをまとめたものです。

表1. グローバル先進パッケージングおよび細分化市場の規模と予測データ；情報源：各社発表、北米智権報 / 李淑蓮 整理作成

現在、ハイエンドAIチップパッケージング（TSMCのCoWoSなど）の不足は、前工程の3ナノメートルプロセスよりも希少なボトルネックとなっており、需給の不一致は2027年上半期まで続くと予想されています。NVIDIAは強力な資金力を背景に、プレミアム支払いを経てTSMCのCoWoS生産能力の63%を確保しており、Apple、AMD、Broadcom（博通）、および二番手のチップ設計スタートアップ企業は残りの生産能力を争うことになっています。この影響を受け、十分なパッケージング生産能力を確保できなかったASICチップ企業やAIスタートアップは、バリュエーション（企業価値評価）の引き下げや受注削減の不利益に直面している一方、インテルのEMIBやASE（日月光）などの代替パッケージングチャネルに順調に参入できた企業は、バリュエーション修復の機会を得ています。

供給の深刻な不足を受け、TSMCのCoWoSパッケージング見積価格は10%〜20%引き上げられ、特急オーダーでは20%〜30%に達することもあります。ABF基板、シリコンインターポーザ、およびハイエンドの熱界面材料（TIM）の納期は18〜24ヶ月に長期化し、四半期ごとの価格上昇幅は30%〜40%に達しています。HBM3EとHBM4の生産能力も、世界の主要メモリ大手によって2027年分までほぼ抑えられており、スポット市場はほぼ枯渇しているため、HBM価格も相応に15%〜20%上昇しています。

細分化アプリケーション市場一：5G高周波（RF）と通信システムレベルパッケージング（SiP）

AIやHPCに加えて、5Gおよびミリ波（mmWave）通信技術の普及も、先進パッケージングに巨大な細分化市場をもたらしています。Yoleチームの分析によると、世界の5Gパッケージング市場は2026年に26億ドルに達すると予測されており、その核心的な原動力は高周波フロントエンドモジュール（RFFE）とアンテナパッケージング（AiP）技術の極限の緻密化（Densification）にあります。表2は、5GスマートフォンおよびRF先進パッケージング市場の細分化構造の予測を示しています。

表2. 5GスマートフォンおよびRF先進パッケージング市場細分化構造予測；情報源：各社発表、北米智権報 / 李淑蓮 整理作成

5Gミリ波の高周波伝送需要の下では、高周波信号が干渉を受けやすく、減衰が極めて大きいため、従来の平面ランド格子アレイパッケージング（LGA SiP）は2018年以降、両面ボール格子アレイパッケージング（Double-sided BGA SiP）へと段階的に置き換えられ、さらにフリップチップ（Flip-Chip）やファンアウト（Fan-Out）技術に基づく新しいアーキテクチャが導入されました。これにより、アンテナとRFダイの物理的距離を縮め、寄生損失を最小限に抑えています。

細分化アプリケーション市場二：共同パッケージ光（CPO）とハイエンド光電集積回路（PIC）

AI演算クラスタ（Clusters）の持続的な拡張により、光通信はサーバーラックの外部からパッケージの内部へと進化しています。共同パッケージ光（CPO）は、光トランシーバーとシリコンフォトニクス集積回路（PIC）をASICロジックチップと直接共同パッケージングし、従来の銅材質のPCB配線をおプティカルファイバー（光ファイバー）に置き換えることで、超広帯域幅と超低遅延を実現します。

市場の予測によると、高性能な光相互接続に対するAIの渇望は、光通信市場全体を塗り替えることになり、世界の光トランシーバー市場は6年以内に234億ドルから1,123億ドルへと爆発的に増加する見通しです。技術ルートにおいては、シリコンフォトニクス（Silicon Photonics）が、高い帯域幅密度、低消費電力を提供でき、前工程のCMOS製造設備と互換性があるという強みから、次世代の光相互接続を主導するプラットフォームとして台頭しています。現在、業界はシングルチャネル400Gのコアアーキテクチャに向けて積極的に準備を進めると同時に、薄膜ニオブ酸リチウム（TFLN）、リン化インジウム（InP）、窒化シリコン（SiN）、有機変調器、高誘電性チタン酸バリウム（BTO）などを含む新世代の材料プラットフォームの開発を並行して進めています。

しかしながら、CPOの大規模な商業量産は依然として、EMLレーザーの寿命と高温結合効率、ハイエンドのデジタル信号プロセッサ（DSP）の消費電力、そしてフォトニクス集積と高精度パッケージング・テスト技術という3つの重要な技術的ボトルネックによって制約されています。

先進パッケージングのグローバル特許概要と知的財産権の地政学的競合

3大半導体覇主の先進パッケージング特許競争力

先進パッケージングは、半導体メーカーが技術特許の堀（Moat）を構築するための深水域となっています。特許データベースの最新統計によると、TSMC、サムスン、インテルはグローバルなハイエンド先進パッケージング領域において、絶対的な知的財産権の支配力を有しています。

• TSMC（台積電）：特許件数と引用品質の両方において世界首位を占め、最高被引用品質ランキングの特許を2,946件保有しています。同社の技術的布陣は2.5D/3D統合、高密度インターポーザ、およびバンプレス・ハイブリッドボンディングに高度に集中しており、同社のIntegrated Fan-Out（InFO）やSystem-on-Integrated Chips（SoIC）技術によって難攻不落の特許群を形成しています。
• サムスン電子（Samsung）：2,404件の高引用特許を保有し、第2位、技術品質でも第2位に位置しています。サムスンは2015年以降、防御と攻勢を兼ね備えた戦略を採り、FOPLP特許や3Dメモリ（HBM）積層パッケージング領域で特許出願件数を急激に増加させ、TSMCとのファウンドリおよび先進パッケージングにおける二正面作戦で均衡を得ることを目指しています。
• インテル（Intel）：1,434件の高引用特許を保有し、品質は第3位です。インテルはEMIBシリコンブリッジ技術とFoveros 3Dパッケージングアーキテクチャにおいて先発の基礎特許の強みを有しています。近年、同社の特許の主力はガラスコアキャリア（Glass Core）とTGV（ガラス貫通電極）製造プロセスへと移行しており、新材料の導入段階での主導権を確立しようとしています。

ハイブリッドボンディング、CPOおよびFOPLPの特許訴訟とライセンス動向

ハイブリッドボンディングの特許布陣は、極めて高い集中度を示しています。知的財産大手のAdeia（旧Xperi）は、Direct Bond Interconnect（DBI®）の核心的な基礎特許を保有しており、ハイブリッドボンディングの構造設計、表面平坦化、熱管理（US11011494）および金属原子拡散防止メカニズム（US11031285）をカバーしています。Adeiaは極めて強硬な知的財産維権戦略を採っており、同社の半導体部門は2025年に過去最高の4.434億ドルの売上高を記録しました。これは、ソニー、長江メモリ（YMTC）、マイクロン、マイクロソフトなどの大手への戦略的な特許ライセンス供与に高度に依存しています。

Adeiaは2025年1月、テキサス州連邦地裁においてAMDに対し、複数のCPU/GPUチップにおいてハイブリッドボンディング関連技術を無断で使用したとして、2件の重大な半導体パッケージング特許侵害訴訟を起こしました。本件は最終的に2026年3月、両者が複数年の戦略的技術ライセンス契約を締結することで和解に達し、AMDの訴訟リスクと営業リスクを解消することに成功しましたが、ハイエンドチップ設計企業にとって基礎パッケージング特許が持つ実質的な牽制力を改めて証明することとなりました。

共同パッケージ光（CPO）の領域でも、特許競争は同様に異常な激しさを見せています。2020年以降、世界で1,300以上の特許ファミリー、合計4,000件以上の個別特許がCPOを巡って出願されており、米国、中国、欧州が主要な特許保護国となっています。インテル、シスコ、ファーウェイ（華為）、Broadcom、TSMC、ノキアなどの巨頭は、光電異種相互接続、光送信エンジン、高周波光変調構造において膨大な特許を出願しており、新規参入企業の事業の自由（FTO）スペースを大幅に狭めています。

同時に、中国の半導体企業は地政学的制約に直面する中、先進パッケージングを国産演算能力の自主化（Self-Sufficiency）と技術的突破のための最も重要なルートと見なしています。長江メモリ（YMTC）と武漢新芯（XMC）はXtacking®技術特許を頼りに、3D NANDの高規格積層ハイブリッドボンディング特許領域で国際的な競争力を有しています。通富微電、長電科技（JCET）、華天科技、沛頓科技、海太半導体などの中国大陸のOSAT大手も、高密度HBMパッケージングや大面積2.5Dインターポーザ技術において防御型特許群を構築し、国産AIチップの現地パッケージング需要に対応しています。

主要な放熱特許の解析、材料のボトルネックと台湾ローカル設備・材料のビジネスチャンス

3D積層極限熱拡散と応力制御特許

3Dの高密度積層およびマルチチップ異種統合において、熱源が高度に重なり合うため、熱流密度（Heat Flux）はしばしば300 W/cm²を超えます。熱の蓄積による素子の故障や熱変形による反りを防ぐため、TSMCは近年、一連のハイエンドの物理的放熱および応力補償に関する特許を集中的に発表しており、前工程の設計段階から熱管理を統合する戦略を示しています。

• マルチTIMパーティションと方向性放熱（US20240363474）：システムパッケージ内部に方向性を持つ高熱伝導材料（Thermal Interface Material, TIM）の経路を設計することで、高消費電力ダイ（GPUコアなど）の放熱経路と低消費電力領域（メモリなど）を熱隔離し、マルチチップ内部における熱の水平拡散を大幅に抑制し、異種材料の不均等な膨張によって生じるせん断応力を減少させます。
• グラファイト基TIMの機械的保護アーキテクチャ（US20250309071）：グラファイトのように平面方向の熱伝導率が極めて高いものの、極めて脆弱で密着性が低い材料に対して、TSMCは高精度なスペーサーフレーム構造（Spacer Frame）を設計しました。グラファイトTIMを機械的に包み込んで垂直に圧縮し、長期の冷熱サイクルの応力膨張による微細な亀裂や剥離を防止します。
• Gap-filling応力制御と反り防止構造（US12249566）：特定の弾性率と熱伝導率を持つ非導電性フィラー材料を3Dチップの間隙に充填し、硬化プロセス中の残留応力（Residual Stress）を調整することで、シリコンインターポーザの反りを減少させます。
• 強化型支持基板（US20250266318）：チップの外周を機械的支持と上方への高い熱伝導機能を兼ね備えた金属化キャリア構造で覆い、ダミーチップ（Virtual Chips）や非対称の材料組み合わせと連携して、パッケージ全体の応力動的バランスを達成します。
• 前工程相互接続熱インフラアーキテクチャ（US20250300149）：薄化されたキャリアウエハをアライメントしたダミーメタルパッド（Virtual Pads）を利用し、下層チップに蓄積した熱を前工程の金属相互接続配線を通じて直接上の高効率放熱板へと排出し、垂直方向の放熱経路を短縮します。

台湾ローカル半導体設備・テスト・材料サプライチェーンの成長紅利（成長の恩恵）

TSMCの設備投資が2026年に520億〜560億ドルへと大幅に跳ね上がる背景において、ハイエンド先進パッケージング設備、特殊テスト、および材料の国産化（現地化）は、台湾サプライチェーンにとって最強の触媒となっています。

表3は、TSMCのCoWoS / SoIC先進パッケージングおよび次世代CoPoS技術における、台湾ローカルサプライチェーンの主要な受益銘柄と核心技術の詳細を示しています。

表3. TSMC CoWoS / SoIC先進パッケージングおよび次世代CoPoS技術における台湾ローカルサプライチェーンの主要受益リスト；情報源：各社発表、北米智権報 / 李淑蓮 整理作成

先進パッケージングのグローバルな競争と多国籍展開

注目すべきは、地政学的リスクの不確実性と各国における半導体製造ローカライズ（現地化）の義務化要請に直面し、ファウンドリ大手の海外進出戦略が単なる「ウエハ製造」から「先進パッケージング」へと延伸している点です。

TSMCの米国アリゾナ州における拡張計画は、当初発表された複数フェーズのファウンドリラインに加え、正式に8つのウエハ製造工場と4つのハイエンド先進パッケージング工場を含む巨大な拠点へと拡大されました。これは、現地の米国テック大手（Apple、NVIDIA、Microsoft、Amazonなど）に対し、ワンストップの前工程・後工程現地生産ソリューションを提供することを目的としています。

同時に、インテルも米国のニューメキシコ州、マレーシアのケダ（Kulim）およびペナンにハイエンドのEMIBおよびFoveros 3D先進パッケージング生産ラインを構築しており、グローバル化した後工程パッケージング拠点を利用して、TSMCの生産能力独占に対抗しようとしています。新興国や新興地域も、この競争において布石を加速させています。例えば、日本のRapidus（ラピダス）は2026年に1.4ナノメートル前工程プロセスの研究開発を全面的に起動し、同時に先進パッケージングの付帯計画も進めることを発表しました。一方、サムスンは歩留まりの改善において重大な突破口を開き、2ナノメートル前工程の歩留まりが半年以内に3倍に急上昇して60%を突破したことで、その後の2.5D I-Cubeおよび3D積層パッケージングの発展に向けた堅実な製造基盤を築きました。

総括と長期的発展トレンド

半導体異質統合先進パッケージングの技術、市場、および特許出願における最新の動向追跡から、筆者は以下の3つの長期発展トレンドを導き出しました。

1. 「丸から四角」の光電統合新時代の到来が技術的トレンドである。 TSMCのSoICをはじめとする3D垂直積層は、今後数年で迅速に1.6万枚から7.8万枚へと拡大し、2028年以降の超大型チップは正式にガラスコア基板（GCS）およびTGVを技術の核心とするCoPoSパネルレベルパッケージングの時代に突入します。同時に、CPO技術はAI演算能力の交換帯域幅の爆発に伴い、シリコンフォトニクスプラットフォーム上で実質的な商業量産を達成し、銅相互接続から光相互接続への革命的な跳躍を牽引します。
2. 市場側は依然として比較的長いサイクルの生産能力および重要材料の需給不均衡状態に置かれ、転換点は2027年後半になってようやく訪れると予想される。 NVIDIAやAMDなどの巨頭が高価格で最大63%に達するハイエンド生産能力を確保する制限下で、インテルやASEなどの二番手のハイエンドパッケージングチャネルは、オーバーフロー（溢れ出た）ビジネスチャンスを取り込むべく積極的に増産を進めており、中国大陸のOSAT業者もHBM現地パッケージングを通じて国産自主化政策の恩恵を受け、高い成長空間を得ています。
3. 特許訴訟と知的財産権ライセンスは、受動的な防御から、産業の利益配分や市場参入を主導する戦略的武器へと進化している。 Adeia、TSMC、サムスン、インテルに代表される特許大手企業は、ハイブリッドボンディング、CPO、およびガラス基板などの主要な細分分野において、特許保護網をさらに引き締め続けるでしょう。チップ設計会社は、極限の演算性能を追求する際、希少な後工程生産能力を積極的に確保するだけでなく、全面的なFTO（自由運営）特許コンプライアンス体系を構築し、数億ドルに上る特許訴訟に陥ることを避けることで、サプライチェーンの長期的な安全と強靭性を確保しなければなりません。

編集部からの注記：本文の原文は中国語であり、Google Gemini AIによって翻訳されています。翻訳と原文に相違がある場合は、原文を優先するものとします。原文はこちら：摩爾定律終極解法！從「化圓為方」到玻璃基板，異質整合先進封裝如何引爆晶片新戰局

参考文献：

1. 2026 年先進封裝產業深度報告：台積電SoIC 引領全新世代3D 先進封裝，開啟新一波算力革命；富果投研，最後更新日：06.21
2. AI 與 HPC 等高效能應用推動封裝技術升溫　3DIC、FOPLP、Chiplet 等國際論壇備受關注；SEMI Taiwan，2025-07-03
3. 先進封裝技術崛起 SEMICON Taiwan 2025 引領全球協作開啟系統級創新；SEMI Taiwan，2025-07-03
4. FOPLP 是什麼？先進封裝新世代概念股龍頭整理與投資評估框架（2026）；Wistock，2026/05/24
5. Advanced semiconductor packaging: leading patent owners and new entrants；KnowMade，Last Virewed：2026/07/14
6. 台積電法說會前夕　FOPLP封裝10檔；鏡週刊，07.08
7. 眺望2026系列｜面板級封裝發展與應用趨勢-鄭緁玲 J1；IEK產業情報網，Last Virewed：2026/07/14
8. 台積電一代CoPoS過渡品或有機RDL/巨型矽片，二代必殺計一定是玻璃基板！留給台積電的時間不多了；鉅亨號，2026/07/07
9. 台積電布局CoPoS，「3台廠」搶先卡位，CoWoS擴產、CoPoS長線商機通吃；Smart自學網，2026-05-29
10. Advanced packaging rose 3% in Q4 2025; Q1 2026 dips on seasonality, but AI and HPC demand keep the full-year outlook strong.；com，Apr 2026
11. PLP market set to grow more than 40% CAGR to 2031, driven by UHD FO/2.5D for AI, HPC, and chiplet architectures.；com，MAR 2026
12. Advanced Packaging Market (2026 – 2033)；Grand View Research，Last Virewed：2026/07/14
13. 台積電再度上調2026~2027的 CoWos 產能目標；鉅亨號，2026/05/27
14. Yole：5G封裝市場2026年達26億美元 從RF模組到AiP10；科技產業資訊室，2021年5月4日
15. Yole：六年跃至1120亿美元 AI重塑光模块市场；訊石光通訊網，2026/7/8
16. Co-Packaged Optics & Optical Interconnects Patent Landscape Analysis Report 2026: 1,300 Patent Families Analyzed Since 2020 with Global Filing Trends, Leading Assignees and IP Newcomers Identified；GlobeNewswire，February 19, 2026
17. Chapter 33：Semiconductors，The silicon foundation of modern technology；PatentWorld；Last Virewed：2026/07/14
18. 愛迪亞 (Adeia) 股票是什麼？；Bitget，Last Virewed：2026/07/14
19. How TSMC is reshaping thermal management for 2.5D/3D advanced packaging in the HPC and AI era；EEWORLD ，2026-03-17
20. 【台積電法說會】2026資本支出衝上560億美元，有哪些概念股會受惠？；口袋證券，2026/01/15

---

友善列印

友善打印

Printer-friendly

プリントフレンドリー